Il decodificatore 74LS138 IC utilizza una tecnologia avanzata come il gate in silicio (Si) Tecnologia TTL . Questi sono adatti per diverse applicazioni come la decodifica dell'indirizzo di memoria altrimenti il routing dei dati. Queste applicazioni saranno caratterizzate da un'elevata resistenza al rumore e un basso utilizzo di potenza tipicamente associati ai circuiti TTL. Questo IC 74LS138 ha 3 ingressi di selezione binari come A, B e C. Se l'IC è attivato, questi pin di ingresso decideranno quale degli 8 normalmente ALTI o / ps diventerà BASSO. I pin di abilitazione sono due attivi bassi e uno attivo alto. L'uscita del decoder può pilotare 10 carichi uguali Schottky TTL a bassa potenza, e tutti gli ingressi sono protetti da danni a causa della scarica statica con diodi verso VCC oltre che verso terra. Questo articolo discute una panoramica del 74LS138 IC: Decoder IC da 3 a 8 linee .

Cos'è un IC 74LS138?

L'IC 74LS138 è un decodificatore da 3 a 8 linee circuito integrato dalla famiglia 74xx di transistor-transistor-porte logiche . La funzione principale di questo IC è quella di decodificare altrimenti demultiplare le applicazioni. La configurazione di questo IC è accessibile con la configurazione da 3 ingressi a 8 uscite. Questo circuito integrato viene utilizzato principalmente in applicazioni come la decodifica della memoria ad alte prestazioni, altrimenti il routing dei dati, ecc. Questi circuiti integrati possono essere utilizzati per ridurre al minimo gli effetti di decodifica del sistema in sistemi di memoria ad alte prestazioni. Questo IC include tre pin di abilitazione (dove due pin sono attivi in basso e uno è attivo in alto) diminuisce la necessità di porte esterne. L'implementazione del decoder a 24 linee può essere eseguita senza l'utilizzo di inverter esterni, così come un decoder a 32 linee necessita di un singolo inverter

Questo IC viene utilizzato principalmente in de-multiplexing applicazioni con l'aiuto di un pin di abilitazione come un pin di input dati. E anche gli ingressi di questo IC sono bloccati Diodi Schottky quali sono le alte prestazioni per contenere gli squilli di linea e semplificare il design del sistema.

Configurazione dei pin 74LS138

Il IC 74LS138 è un circuito integrato a 16 pin e ogni pin di questo IC è discusso di seguito. Gli IC 74LS138 simili lo sono

“filtro passa alto a frequenza di taglio ”

Configurazione dei pin 74LS138

Pin1 (A): pin di input dell'indirizzo
Pin2 (B): pin di input dell'indirizzo
Pin3 (C): pin di input dell'indirizzo
Pin4 (G2A): pin di abilitazione basso attivo
Pin5 (G2B): pin di abilitazione basso attivo
Pin6 (G1): pin di abilitazione alto attivo
Pin7 (Y7): pin di uscita
Pin8 (GND): pin di terra
Pin9 (Y6): pin di uscita 6
Pin10 (Y5): Pin di uscita 5
Pin11 (Y4): Pin di uscita 4
Pin12 (Y3): Pin di uscita 3
Pin13 (Y2): Pin di uscita 2
Pin14 (Y1): Pin di uscita 1
Pin15 (Y0): Pin di uscita 0
Pin16 (VCC): Pin di alimentazione

Caratteristiche IC 74LS138

Il caratteristiche del 74LS138 IC include il seguente.

Questo IC è particolarmente progettato per l'alta velocità
Capacità di decodifica
Integra 3 pin di abilitazione per semplificare il collegamento a cascata
Sicurezza di ESD
Ritardi di propagazione imparziale
La tensione di alimentazione varia da 1,0 V a 5,5 V.
Gli ingressi consentono tensioni superiori a VCC
Il ritardo di propagazione standard è 21nS
Il consumo energetico è basso: 32 mW
Schottky bloccato per alte prestazioni
La temperatura di esercizio va da -40ºC a + 125ºC

Come utilizzare l'IC 74LS138?

Per capire il funzionamento dell'IC, progettiamo un circuito semplice con pochi requisiti componenti elettronici di base come mostrato di seguito. Nel circuito sopra, le uscite sono alleate verso diodo ad emissione luminosa per illustrare quale o / p-pin va in BASSO e le uscite dell'IC sono invertite.

“come funziona atm spiega attraverso un diagramma? ”

Qui abbiamo utilizzato un singolo dispositivo in modo che le connessioni di G2A, così come i pin G2B, siano collegate a GND seguite dal collegamento G1 a VCC per l'attivazione del chip.

Tabella IC 74LS138

Qui tre pulsanti indicano tre linee i / p per questo dispositivo. Per una migliore comprensione di questo concetto, comprendiamo la seguente tabella di verità. Nella forma tabulare sopra, H-HIGH, L-LOW e X- non si preoccupano. I pin di abilitazione G1, G2A e G2B, dove G2 = G2A + G2B.

Nella forma tabulare sopra, le prime righe cioè G1, G2 sono i pin di abilitazione richiesti per essere collegati correttamente altrimenti indipendentemente da tutte le linee i / p, così come le linee o / p, saranno alte. Una volta collegati i pin di abilitazione, è possibile collegare la linea di ingresso per ottenere l'uscita.

“buck boost convertitore cc cc ”

74LS138 Diagramma logico IC

Dopo il collegamento, se tutti gli interruttori non vengono premuti, Y0 sarà BASSO e l'o / p residuo sarà ALTO mostrato nella forma tabulare sopra. Quando si preme B1, A0 sarà ALTO e Y1 diventerà BASSO mentre il rimanente sarà ALTO. Quando B2 è solo premuto, A1 sarà ALTO e Y2 diventerà BASSO mentre il rimanente sarà ALTO. In questo modo, possiamo comprendere l'intera tabella della verità con la commutazione dei tre interruttori, ovvero B1, B2 e B3, e gli ingressi sono A0, A1 e A2.

Applicazioni di 74LS138 IC

Il applicazioni di IC 74LS138 include il seguente.

Decoder di linea
Circuiti di memoria
Server
Sistemi digitali
De-multiplexing di linea
Circuiti di telecomunicazione

Quindi, questo è tutto Scheda tecnica del decodificatore da 3 a 8 linee 74LS138 IC . Come discusso in precedenza, questo IC è particolarmente progettato per utilizzare la decodifica all'interno della memoria con prestazioni elevate altrimenti nell'instradamento delle applicazioni di dati che richiedono tempi di ritardo di propagazione molto ridotti. Il tasso di scambio dei dati dell'unità di memoria decide l'azione di qualsiasi applicazione e le rapine di qualsiasi tipo non sono accettabili lì. Quindi, il decodificatore di linea IC74LS138 è ideale in tali applicazioni. Perché, i tempi di ritenzione di questo IC sono inferiori al normale tempo di accesso alla memoria, il che significa che l'efficace blocco del sistema introdotto con il decoder è insignificante per avere un effetto sulle prestazioni.

Fonte immagine: Texas Instruments