Nel elettronica digitale , un Latch è un tipo di a circuito logico , ed è anche noto come bistabile-multivibratore . Perché ha due stati stabili: attivo alto e attivo basso. Funziona come un dispositivo di archiviazione mantenendo i dati attraverso una corsia di feedback. Memorizza 1 bit di dati finché l'apparato è attivato. Una volta che l'abilitazione è stata dichiarata, il latch immediatamente può modificare i dati memorizzati. Verifica costantemente gli ingressi una volta attivato il segnale di abilitazione. Il funzionamento di questi circuiti può essere eseguito in 2 stati in base al segnale di abilitazione alto o basso. Quando il circuito di latch è in uno stato alto attivo, entrambi gli i / ps sono bassi. Allo stesso modo, quando il circuito di latch è quindi uno stato basso attivo, entrambi gli i / ps sono alti.
Diversi tipi di chiusure
I fermi possono essere classificati in diversi tipi che includono SR Latch, Gated S-R Latch , Chiusura a D. , Gated D Latch, JK Latch e T Latch.
SR Latch
Un Chiusura SR (Set / Reset) è un apparato asincrono e funziona separatamente per i segnali di controllo in base agli ingressi S-state e R. Di seguito è illustrato il latch SR che utilizza porte 2-NOR con una connessione ad anello incrociato. Questi fermi possono essere costruiti con Porte NAND inoltre, tuttavia, i due ingressi vengono scambiati oltre che annullati. Quindi è chiamato SR'-latch.
SR Latch
Ogni volta che viene fornito un input alto alla linea S del latch, l'uscita Q diventa alta. Nel processo di feedback, l'uscita Q rimarrà alta, quando l'ingresso S si abbasserà ancora una volta. In questo modo, il latch funziona come un dispositivo di memoria.
Allo stesso modo, viene fornito un ingresso alto alla linea R del latch, quindi l'uscita Q diventa bassa (e Q 'alto), quindi la memoria del latch verrà effettivamente ripristinata. Quando entrambi gli ingressi del latch sono bassi, rimane nello stato impostato in precedenza o nello stato di ripristino. Il tabella di transizione di stato o tabella di verità di SR latch è mostrato di seguito.
| S | R | Q | Q ’ |
| 0 | 0 | Fermo | Fermo |
0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
1 | 1 | 0 | 0 |
Quando entrambi gli ingressi sono alti contemporaneamente, c'è un problema: gli viene detto di generare contemporaneamente un Q alto e un Q basso.Questo genera una condizione di gara nel circuito, entrambi i flip flop ottengono qualcosa modificando prima rispondono all'altro . Preferibilmente, entrambi Porte logiche sono uguali e il dispositivo sarà in una condizione indefinita per uno stadio indefinito.
Gated SR Latch
In alcuni casi, può essere popolare ordinare quando il fermo può e non può agganciarsi. La semplice estensione di un file Chiusura SR non è altro che a chiusura SR gated . Fornisce una linea di abilitazione che dovrebbe essere portata in alto prima che le informazioni possano essere bloccate. Sebbene sia necessaria una linea di controllo, il latch non è sincrono a causa degli ingressi che possono alterare l'uscita anche nel mezzo di un impulso di abilitazione.
Gated SR Latch
Quando l'ingresso di un Enable è basso, anche l'o / ps dai gate deve essere inferiore, quindi le uscite Q & Q rimangono agganciate alle informazioni precedenti. Semplicemente quando l'abilitazione i / p è alta è possibile modificare la posizione del latch, come mostrato in forma tabellare. Quando viene indicata la linea di abilitazione, un latch SR gated è uguale nel processo verso un latch SR. A volte, una linea di abilitazione è un segnale CLK, tuttavia è uno strobo di lettura / scrittura.
CLK | S | R | Q (t + 1) |
0 | X | X | Q (t) (nessuna modifica) |
| 1 | 0 | 0 | Q (t) (nessuna modifica) |
1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
1 | 1 | 1 | X |
D Latch
Il data latch è una facile espansione del gated SR-latch che elimina la possibilità di stati di input inaccettabili. Poiché il fermo SR gated ci consente di fissare l'uscita senza utilizzare gli ingressi di S o R, possiamo eliminare uno degli i / ps guidando entrambi gli ingressi con un driver opposto. Eliminiamo un input e lo rendiamo automaticamente opposto all'input residuo.
D Latch
Il D-latch emette l'ingresso di D quando la linea Enable è alta, altrimenti l'uscita è qualunque fosse l'ingresso D ogni volta che l'ingresso Enable è stato alto per l'ultima volta. Questo è il motivo per cui è noto come chiusura trasparente. Quando viene dichiarato Enable, il latch viene chiamato trasparente e i segnali si diffondono direttamente attraverso di esso poiché se non è presente.
E | D | Q | Q ’ |
0 | 0 | Fermo | Fermo |
0 | 1 | Fermo | Fermo |
1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |
Gated D Latch
PER chiusura a D con cancello è progettato semplicemente modificando un latch SR gated e l'unica modifica nel latch SR gated è che l'ingresso R deve essere modificato in S. Il latch gated non può essere formato da SR-latch utilizzando NOR è mostrato di seguito.
Gated D Latch
Ogni volta che l'abilitazione di CLK è alta, l'o / p blocca qualcosa sull'ingresso di D. Allo stesso modo quando la CLK è bassa, allora il D i / p per l'abilitazione finale alta è l'uscita.
CLK | D | Q (t + 1) |
| 0 | X | Q (t) |
1 | 0 | 0 |
| 1 | 1 | 1 |
Il circuito del latch non sperimenterà affatto uno stato Race poiché l'unico ingresso D è invertito per offrire entrambi gli ingressi. Pertanto, non è possibile ottenere uno stato di input simile. Così il circuito di D-latch può essere utilizzato in modo sicuro in diversi circuiti.
JK Latch
Entrambi Chiusura JK , così come RS latch, è simile. Questo latch comprende due ingressi, vale a dire J e K, che sono mostrati nel seguente diagramma della porta logica. In questo tipo di latch, lo stato non chiaro è stato rimosso qui. Quando gli ingressi latch JK sono alti, l'uscita verrà commutata. L'unica differenza che possiamo osservare qui è il feedback di uscita verso gli ingressi, che non è presente nell'RS-latch.
JK Latch
T Latch
Il T fermo può essere formato ogni volta che gli ingressi latch JK sono cortocircuitati. La funzione di T Latch sarà come questa quando l'ingresso del latch è alto, e quindi l'uscita verrà commutata.
T Latch
Vantaggi dei fermi
Il vantaggi dei fermi include il seguente.
- La progettazione delle chiusure è molto flessibile se confrontata con FF (infradito)
- I fermi utilizzano meno energia.
- Le prestazioni del latch nella progettazione del circuito ad alta velocità sono rapide perché questi sono asincroni all'interno del progetto e non è necessario il segnale CLK.
- La forma del fermo è molto piccola e occupa un'area minore
- Se l'operazione del circuito basato su latch non è terminata in un tempo prestabilito, prendono in prestito il tempo necessario da altri per completare l'operazione
- I fermi danno un clock aggressivo se confrontati con circuiti flip-flop .
Svantaggi dei latch
Il svantaggi dei latch include il seguente.
- Ci sarà la possibilità di influenzare le condizioni della gara, quindi sono meno attesi.
- Quando un latch è sensibile al livello, c'è una possibilità di meta-stabilità.
- L'analisi del circuito è difficile a causa della proprietà del livello sensibile.
- Il circuito può essere testato utilizzando un programma CAD aggiuntivo
Applicazione di chiusure
Il applicazioni di latch include il seguente.
- Generalmente, i latch vengono utilizzati per mantenere le condizioni dei bit per codificare i numeri binari
- I latch sono elementi di archiviazione a bit singolo ampiamente utilizzati nell'elaborazione e nell'archiviazione dei dati.
- I fermi sono utilizzati nei circuiti come il power gating e l'orologio come dispositivo di archiviazione.
- I latch D sono applicabili per sistemi asincroni come le porte di input o di output.
- I data latch vengono utilizzati nei sistemi sincroni a due fasi per ridurre il conteggio dei transiti.
Quindi, si tratta di una panoramica dei latch. Questi sono gli elementi costitutivi di circuiti sequenziali . La progettazione di questo può essere eseguita utilizzando porte logiche. Il suo funzionamento dipende principalmente dall'ingresso di una funzione di abilitazione. Ecco una domanda per te, quali sono i due stati di funzionamento dei latch?
