Il processo di fabbricazione del transistor CMOS

Prova Il Nostro Strumento Per Eliminare I Problemi





C'era un'epoca in cui i computer erano di dimensioni così gigantesche che per installarli era necessario facilmente uno spazio nella stanza. Ma oggi sono così evoluti che possiamo persino portarli facilmente come quaderni. L'innovazione che lo ha reso possibile è stato il concetto di circuiti integrati. Nel Circuiti integrati , un gran numero di attivi e elementi passivi insieme alle loro interconnessioni sono sviluppate su un piccolo wafer di silicio tipicamente di 50 x 50 mil di sezione trasversale. I processi di base seguiti per la produzione di tali circuiti includono crescita epitassiale, diffusione di impurità mascherate, crescita di ossido e incisione con ossido, utilizzando la fotolitografia per la creazione di modelli.

I componenti sopra il wafer includono resistori, transistor, diodi, condensatori ecc ... L'elemento più complicato da produrre sui circuiti integrati sono i transistor. I transistor sono di vari tipi come CMOS, BJT, FET. Scegliamo il tipo di tecnologia a transistor da implementare su un IC in base ai requisiti. In questo articolo familiarizziamo con il concetto di Fabbricazione CMOS (o) fabbricazione di transistor come CMOS.




Fabbricazione CMOS

Per requisiti di dissipazione di potenza inferiori Tecnologia CMOS viene utilizzato per l'implementazione dei transistor. Se abbiamo bisogno di un circuito più veloce, i transistor vengono implementati IC utilizzando BJT . Fabbricazione di Transistor CMOS poiché i circuiti integrati possono essere eseguiti in tre diversi metodi.

La tecnologia N-well / P-well, in cui la diffusione di tipo n viene eseguita su un substrato di tipo p o la diffusione di tipo p viene eseguita rispettivamente su un substrato di tipo n.



Il Tecnologia a doppio pozzo , dove NMOS e transistor PMOS si sviluppano sul wafer mediante diffusione simultanea su una base di crescita epitassiale, piuttosto che su un substrato.

Il processo silicio su isolante, in cui invece di utilizzare il silicio come substrato viene utilizzato un materiale isolante per migliorare la velocità e la suscettibilità al latch-up.


Tecnologia N- well / P- well

CMOS può essere ottenuto integrando entrambi Transistor NMOS e PMOS sullo stesso wafer di silicio. Nella tecnologia N-well un pozzo di tipo n è diffuso su un substrato di tipo p mentre nella tecnologia P-well è viceversa.

Fasi di fabbricazione CMOS

Il Processo di fabbricazione CMOS flusso viene condotto utilizzando venti fasi di fabbricazione di base mentre viene prodotto utilizzando la tecnologia N-well / P-well.

Realizzazione di CMOS utilizzando bene N.

Passo 1: Per prima cosa scegliamo un substrato come base per la fabbricazione. Per N-well, viene selezionato un substrato di silicio di tipo P.

Substrato

Substrato

Passaggio 2 - Ossidazione: La diffusione selettiva di impurità di tipo n viene ottenuta utilizzando SiO2 come barriera che protegge porzioni del wafer dalla contaminazione del substrato. SiODueè disposto dal processo di ossidazione eseguito esponendo il substrato a ossigeno e idrogeno di alta qualità in una camera di ossidazione a circa 10000c

Ossidazione

Ossidazione

Passaggio 3 - Crescita del fotoresist: In questa fase per consentire l'attacco selettivo, lo strato di SiO2 viene sottoposto al processo di fotolitografia. In questo processo, il wafer viene rivestito con una pellicola uniforme di un'emulsione fotosensibile.

Crescita del fotoresist

Crescita del fotoresist

Passaggio 4 - Mascheratura: Questo passaggio è la continuazione del processo di fotolitografia. In questa fase, un modello di apertura desiderato viene realizzato utilizzando uno stencil. Questo stencil viene utilizzato come maschera sul fotoresist. Il substrato è ora esposto a raggi UV il fotoresist presente sotto le regioni esposte della maschera viene polimerizzato.

Mascheratura del fotoresist

Mascheratura del fotoresist

Passaggio 5 - Rimozione del fotoresist non esposto: La maschera viene rimossa e la regione non esposta del fotoresist viene sciolta sviluppando il wafer utilizzando una sostanza chimica come il tricloroetilene.

Rimozione del fotoresist

Rimozione del fotoresist

Passaggio 6 - Acquaforte: Il wafer viene immerso in una soluzione di attacco di acido fluoridrico, che rimuove l'ossido dalle aree attraverso le quali devono essere diffusi i droganti.

Acquaforte di SiO2

Acquaforte di SiO2

Passaggio 7 - Rimozione dell'intero strato di fotoresist: Durante processo di incisione , quelle porzioni di SiO2 che sono protette dallo strato di fotoresist non sono interessate. La maschera di fotoresist viene ora rimossa con un solvente chimico (H2SO4 caldo).

Rimozione dello strato di fotoresist

Rimozione dello strato di fotoresist

Fase 8 - Formazione di N-well: Le impurità di tipo n vengono diffuse nel substrato di tipo p attraverso la regione esposta formando così un pozzetto N.

Formazione di N-well

Formazione di N-well

Passaggio 9 - Rimozione di SiO2: Lo strato di SiO2 viene ora rimosso utilizzando acido fluoridrico.

Rimozione di SiO2

Rimozione di SiO2

Passaggio 10 - Deposizione di polisilicio: Il disallineamento del cancello di a Transistor CMOS porterebbe alla capacità indesiderata che potrebbe danneggiare il circuito. Quindi, per prevenire questo 'processo di gate autoallineato' è preferibile dove le regioni di gate sono formate prima della formazione di source e drain utilizzando l'impianto ionico.

Deposizione di polisilicio

Deposizione di polisilicio

Il polisilicio viene utilizzato per la formazione del cancello perché può resistere a temperature elevate superiori a 80000c quando un wafer è sottoposto a metodi di ricottura per la formazione di sorgente e drenaggio. Il polisilicio viene depositato utilizzando Processo di deposizione chimica su un sottile strato di ossido di gate. Questo sottile ossido di gate sotto lo strato di polisilicio impedisce un ulteriore drogaggio sotto la regione di gate.

Step 11 - Formazione della Gate Region: Tranne le due regioni richieste per la formazione del cancello per Transistor NMOS e PMOS la restante porzione di Polysilicon viene rimossa.

Formazione della Gate Region

Formazione della Gate Region

Fase 12 - Processo di ossidazione: Uno strato di ossidazione viene depositato sul wafer che funge da scudo per ulteriori processi di diffusione e metallizzazione .

Processo di ossidazione

Processo di ossidazione

Passaggio 13 - Mascheratura e diffusione: Per creare regioni per la diffusione di impurità di tipo n utilizzando il processo di mascheratura vengono creati piccoli spazi vuoti.

Mascheramento

Mascheramento

Utilizzando il processo di diffusione vengono sviluppate tre regioni n + per la formazione di terminali di NMOS.

N-Diffusione

N-diffusione

Passaggio 14 - Rimozione dell'ossido: Lo strato di ossido viene rimosso.

Rimozione dell

Rimozione dell'ossido

Passaggio 15 - Diffusione di tipo P: Simile alla diffusione di tipo n per formare i terminali di diffusione di tipo p PMOS sono effettuati.

Diffusione di tipo P.

Diffusione di tipo P.

Fase 16 - Posa di ossido di campo spesso: Prima di formare i terminali metallici viene steso uno spesso ossido di campo per formare uno strato protettivo per le regioni del wafer dove non sono richiesti terminali.

Strato di ossido di campo spesso

Strato di ossido di campo spesso

Passaggio 17 - Metallizzazione: Questa fase viene utilizzata per la formazione di terminali metallici che possono fornire interconnessioni. L'alluminio è diffuso su tutta la cialda.

Metallizzazione

Metallizzazione

Passaggio 18 - Rimozione del metallo in eccesso: Il metallo in eccesso viene rimosso dal wafer.

Fase 19 - Formazione dei terminali: Negli interstizi formati dopo la rimozione dell'eccesso di metallo vengono formati terminali per le interconnessioni.

Formazione di terminali

Formazione di terminali

Passaggio 20 - Assegnazione dei nomi dei terminali: I nomi vengono assegnati ai terminali di Transistor NMOS e PMOS .

Assegnazione dei nomi dei terminali

Assegnazione dei nomi dei terminali

Realizzazione di CMOS utilizzando la tecnologia P well

Il processo p-well è simile al processo N well eccetto che qui viene utilizzato un substrato di tipo n e vengono eseguite le diffusioni di tipo p. Per semplicità, di solito, è preferito il processo N well.

Costruzione a doppio tubo di CMOS

Utilizzando il processo Twin-tube è possibile controllare il guadagno dei dispositivi di tipo P e N. Vari passaggi coinvolti nel fabbricazione di CMOS utilizzando il metodo a doppio tubo sono come segue

    • Si prende un substrato di tipo n o p leggermente drogato e si usa lo strato epitassiale. Lo strato epitassiale protegge il problema di latch-up nel chip.
    • Gli strati di silicio di elevata purezza con spessore misurato e concentrazione di drogante esatta vengono coltivati.
    • Formazione di tubi per pozzetto P e N.
    • Costruzione in ossido sottile per la protezione dalla contaminazione durante i processi di diffusione.
    • La sorgente e il drenaggio vengono formati utilizzando metodi di impianto ionico.
    • I tagli sono fatti per realizzare porzioni per contatti metallici.
    • La metallizzazione viene eseguita per disegnare contatti metallici

Layout IC CMOS

La vista dall'alto di a CMOS fabbricazione e layout viene data. Qui possono essere visualizzati chiaramente vari contatti metallici e diffusioni di pozzetti N.

Layout IC CMOS

Layout IC CMOS

Quindi, questo è tutto Tecniche di fabbricazione CMOS . Consideriamo un wafer da 1 pollice quadrato diviso in 400 chip di superficie 50 mil per 50 mil. Ci vuole un'area di 50 mil2 per fabbricare un transistor. Quindi ogni IC contiene 2 transistor quindi ci sono 2 x 400 = 800 transistor costruiti su ogni wafer. Se vengono elaborati 10 wafer per lotto, è possibile produrre contemporaneamente 8000 transistor. Quali sono i vari componenti che hai osservato su un circuito integrato?